<thead id="fflbj"><font id="fflbj"><cite id="fflbj"></cite></font></thead>
    <progress id="fflbj"><thead id="fflbj"><font id="fflbj"></font></thead></progress>

            模擬芯片版圖設計培訓

            賽靈思新的Vitis統一軟件開發平臺培訓課程

            5 (34人評價)
            • 精品
            • 筆記:(20)

            • 學員:(348)

            • 瀏覽:(105092)

            • 加入課程

            課程簡介

             

            聯系方式
             
             

            教學優勢

              曙海教育的課程培養了大批受企業歡迎的工程師。大批企業和曙海
            建立了良好的合作關系。曙海教育的課程在業內有著響亮的知名度。

              本課程,秉承20年積累的教學品質,以項目實現為導向,老師將會與您分享設計的全流程以及工具的綜合使用經驗、技巧。

             

            課程列表

            • 課程簡介:

            • 課程目標:

              課程大綱:

              賽靈思新的Vitis統一軟件開發平臺培訓

              賽靈思新的Vitis統一軟件開發平臺培訓

              課程安排

              第一階段 第一部分?介紹Vitis, Ultra96開發板和入手實驗

              1.?Vitis軟件平臺原理、軟件界面和開發流程介紹,包括各組件功能、軟件安裝、軟件和硬件仿真、相關工具VivadoPetalinux、HLS和SDK及它們之間的關系。

              2.?Ultra96開發板介紹,鏡像安裝和升級,硬件搭建和網絡配置。

              3.?用Vitis創建Hello World、Memory、設備測試和FSBL鏡像啟動等項目并在開發板上運行

              第一階段 第二部分?介紹HLS?C++硬件加速和IP封裝原理、HLS軟件,并通過GUI和Tcl?創建HLS若干實驗,熟悉了解HLS技術

              1.?Vivado?HLS硬件加速原理、開發流程、HLS軟件、加速方法pipeline和unroll。

              2.?使用Vivado HLS?GUI界面創建HLS?C++項目,C仿真驗證,高水平綜合,RTL驗證并打包成IP核。

              3.?學習Tcl命令,使用Tcl命令創建、驗證、綜合和打包HLS?C++項目,并比較不同優化方法的Latency、Interval和資源利用率。

              4.?(選項)學習使用IP集成器設計調用和打包IP核,創建一個項目包含Tcl生成的兩個IP核,調用一個Xilinx FFT?IP核,打包并驗證設計。

              第二階段 第一部分?學習Xilinx定制嵌入式Linux軟件工具Petalinux軟件及重要概念

              1、Petalinux開發軟件、控制文件、開發命令和開發流程介紹,。

              2、構建底層工具Make命令、Makefile、CMakeAutotools概念、程序和實驗。

              3、使用Petalinux生成最簡Ultra96?Linux系統。

              4、(選項)構建PetaLinux軟件的Yocto架構和BitBake工具學習和實驗。

              第二階段 第二部分?定制一個完整的Ultra96v2異構加速平臺。

              實驗:設計制作Wifi和DPU功能的Ultra96v2 Vitis異構加速平臺,以下內容各約一個小時

              1.?使用vivado設計含Wifi和DPU功能的Ultra96v2硬件平臺。

              2.?使用Petalinux定制含Wifi和DPU功能的Ultra96v2?Linux軟件平臺。

              3.?使用Vitis設計含Wifi和DPU功能的Ultra96v2?異構加速平臺。

              第三階段 ?學習使用Vitis軟件GUI和命令行開發基于RTL、C、C++OpenCL C的FPGA硬件加速項目,進行評估、分析和優化,部分實驗ultra96開發板上運行

              實驗一、使用Vitis創建RTL向量加法器項目,并運用Vitis Analyzer對時間線和DDR傳輸性能進行分析。

              實驗二、?使用Vitis?C++/OpenCL分別使用界面方法和使用命令行創建向量加法器項目,由Vitis調用Vivado?HLS生成硬件kernel,運行仿真,并在開發板上進行測試。

              實驗三、使用HLS常用優化方法對前面的實驗項目進行優化和仿真,用Vitis Analyzer獲得HLS報告,分析觀察優化前后的加速器運行狀態和性能。

              實驗四、介紹Vitis?Opencv硬件加速庫和Streaming技術,創建加速項目對圖像進行縮放和高斯濾波等處理。

              實驗五、(選項)用Vitis設計數字濾波器有限長單位沖激響應(FIR)濾波器,并進行軟件和硬件仿真。

               



            • 練習

              答疑


            • 咨詢在線客服

            你可能感興趣的內容

            12萬+瀏覽/ 2304學員/ 4.5評分
            推薦
            品牌介紹曙海品牌介紹
            11萬+瀏覽/ 8552學員/ 4.3評分
            推薦
            6萬+瀏覽/ 2010學員/ 4.4評分
            推薦
            538在线视频二三区视视频