<thead id="fflbj"><font id="fflbj"><cite id="fflbj"></cite></font></thead>
    <progress id="fflbj"><thead id="fflbj"><font id="fflbj"></font></thead></progress>

            曙海教育集團
            上海:021-51875830 北京:010-51292078
            西安:029-86699670 南京:4008699035
            成都:4008699035 武漢:027-50767718
            廣州:4008699035 深圳:4008699035
            沈陽:024-31298103 石家莊:4008699035☆
            全國統一報名免費電話:4008699035 微信:shuhaipeixun或15921673576 QQ:1299983702
            首頁 課程表 報名 在線聊 講師 品牌 QQ聊 活動 就業
            嵌入式OS--4G手機操作系統
            嵌入式硬件設計
            Altium Designer Layout高速硬件設計
            開發語言/數據庫/軟硬件測試
            芯片設計/大規模集成電路VLSI
            其他類
             
               Prime Time & Design Compiler培訓
               班級規模及環境--熱線:4008699035 手機:15921673576( 微信同號)
                   每期人數限3到5人。
               上課時間和地點
            上課地點:【上!浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山學院/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領館區1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協同大廈
            最近開課時間(周末班/連續班/晚班)
            Prime Time & Design Compiler培訓:2020年3月16日
               實驗設備
                 ☆資深工程師授課

                    
                    ☆注重質量
                    ☆邊講邊練

                    ☆合格學員免費推薦工作

                    ☆合格學員免費頒發相關工程師等資格證書,提升您的職業資質

                    專注高端培訓15年,端海提供的證書得到本行業的廣泛認可,學員的能力
                    得到大家的認同,受到用人單位的廣泛贊譽。

                    ★實驗設備請點擊這兒查看★
               最新優惠
                   ◆請咨詢客服。
               質量保障

                    1、培訓過程中,如有部分內容理解不透或消化不好,可免費在以后培訓班中重聽;
                    2、培訓結束后,授課老師留給學員聯系方式,保障培訓效果,免費提供課后技術支持。
                    3、培訓合格學員可享受免費推薦就業機會。

              Prime Time & Design Compiler培訓


            第一階段 Prime Time

            Unit 1

            ??設計是否滿足時序要求?
            ??對象、屬性、集合?
            ??時序報告中的約束?
            ??時序報告中的時序弧
            ??報告路徑的控制?

            Unit 2 ?

            ??報告小結?
            ??生成setup文件和運行腳本?
            ??運行腳本驗證?
            ??了解設計中的時鐘?

            Unit 3?

            ??分析類型并反標?
            ??進一步的檢查和約束?


            Unit 4:

            Does your design meet timing?
            Objects, Attributes, Collections
            Constraints in a timing report
            Timing arcs in a timing report
            Control which paths are reported

            Unit 5:

            Summary Reports
            Create a setup file and run script
            Validate a run script
            Getting to know your clocks

            Unit 6

            Debug the design clocks
            Analysis types and back annotation
            Additional checks and constraints
            Conclusion
            ;


            第二階段 Design Compiler

            Unit 1

            * Introduction to Synthesis
            * Setting Up and Saving Designs
            * Design and Library Objects
            * Area and Timing Constraints

            Unit 2

            * Partitioning for Synthesis
            * Environmental Attributes
            * Compile Commands
            * Timing Analysis
            * More Constraint Considerations

            Unit 3

            * More Constraint Considerations(lab)
            * Multiple Clock/Cycle Designs
            * Synthesis techniques and Flows
            * Post-Synthesis Output Data
            * Conclusion


            538在线视频二三区视视频